

ESTRUCTURA DE COMPUTADORES

27 de enero de 2021

APELLIDOS: _____ NOMBRE: _____

1. [1p] Un procesador implementa un camino de datos segmentado con 10 etapas. Cada una de las etapas se completa en un ciclo de reloj. En este procesador todas las instrucciones pasan por todas las etapas, y las instrucciones de salto condicional (bne, beq) son las únicas que pueden provocar un riesgo. Cuando una instrucción de salto condicional termina de ejecutar la etapa 1, el *pipeline* se bloquea hasta que se evalúa la condición de salto.

Sobre este procesador ejecutamos un código que tarda 1809 ciclos tras la ejecución efectiva de 1000 instrucciones, de las cuales 200 son instrucciones de salto condicional y 400 son operaciones en punto flotante.

- a) [0.2p] Determina en qué etapa del camino de datos se evalúa la condición de salto.
- b) [0.4p] Calcula cuál de las siguientes acciones aplicadas individualmente mejora el rendimiento del procesador en mayor medida:
 - Reducir la longitud del *pipeline* en 2 etapas, sin que afecte a los riesgos que se pudiesen producir.
 - Mover la evaluación de la condición de salto a la etapa 4
 - Utilizar una estrategia de predicción de salto que en el código descrito tiene una tasa de acierto de un 20 %
 - Utilizar una estrategia de salto retardado, sabiendo que en término medio disponemos de 1,5 instrucciones para rellenar el hueco de retardo (el resto se rellena con instrucciones *nop*).
- c) [0.4p] Al compilar el código fuente que produjo el código máquina anterior con nuestro nuevo compilador, al que hemos denominado *ecc*, obtenemos un código de 1400 instrucciones efectivas de las que 600 son operaciones en punto flotante, que tarda 2200 ciclos en ejecutarse. Buscamos una métrica de rendimiento con la que mostrar que *ecc* supera al compilador anterior.
 - Determina con qué métrica podríamos alardear más de nuestro nuevo compilador: tiempo de ejecución, MIPS o GFLOPS.
 - Desde el punto de vista de un potencial usuario de *ecc*, ¿sería una comparación justa?

2. [1p] Los códigos de tipo “streaming”, entre los que se encuentran los reproductores de vídeo o audio, se caracterizan por consumir grandes cantidades de datos, pero no reusarlos. Considérese el siguiente código:

```
int A[N];
for( i = 0; i < N; ++i ) {
    r += A[i];
}
```

Contesta a las siguientes preguntas:

- Asumiendo una cache de correspondencia directa de 64 kB con tamaño de línea de 32 bytes, y que el tamaño de un `int` es de 4 bytes, ¿cuál será la tasa de fallos de este código? ¿Qué tipo de fallos es el más común en este código?
- ¿Cómo varía la tasa de fallos al variar el tamaño del array? ¿Y al variar el tamaño de la cache?
- ¿Cómo varía la tasa de fallos para tamaños de línea de 16, 64 y 128 bytes?
- Supongamos otro código que presenta las siguientes tasas de fallo según el tamaño de bloque:

8: 4 %	16: 3 %	32: 2 %	64: 1.5 %	128: 1 %
--------	---------	---------	-----------	----------

¿Cuál es el tamaño de línea L óptimo para una latencia de acceso de $20 \cdot L$ ciclos?

3. [1p] Considera un computador con un sistema de memoria virtual paginado, una TLB, una única caché y que soporta varios procesos. La memoria es direccionable a nivel de byte y el tamaño del espacio virtual es de 256 TB. La TLB tiene 128 entradas y es totalmente asociativa. La caché, de 4 MB, es asociativa por conjuntos de 8 vías y el tamaño de línea es de 64 B.

- [0,3p] Calcula el tamaño de página mínimo que permitiría aplicar la técnica VIPT (índice virtual, etiqueta física) en este sistema.
- [0,1p] ¿Cuántas páginas virtuales se soportarían por proceso?
- [0,6p] Justifica razonadamente si las siguientes afirmaciones son verdaderas o falsas:
 - Aumentar el tamaño de página haría que se redujese el tamaño de la tabla de páginas.
 - Aumentar el tamaño de página haría que se redujese la fragmentación interna.
 - Duplicar el tamaño de la TLB impediría aplicar la técnica VIPT.
 - Sería posible seguir utilizando la técnica VIPT en un sistema de memoria virtual segmentada en el que la longitud máxima de segmento fuese el tamaño de página calculado anteriormente.
 - Sería eficiente aplicar la técnica de escritura directa (write-through) en el sistema de memoria virtual.
 - Nunca sería útil tener un espacio de memoria física mayor que el espacio de memoria virtual.

4. [1p] Sea un computador con las siguientes características:

- Las direcciones de memoria y las palabras son de 64 bits.
- Tiene una jerarquía caché de dos niveles. El primer nivel tiene una tasa de fallo del 10 % y un tiempo de acierto de 5 ns. El segundo nivel tiene un tiempo de acierto de 8 ns y una tasa de fallo del 40 %. El tiempo medio de acceso a todo el sistema de memoria es de 9 ns cuando ambos niveles tienen un tamaño de línea de 8 palabras.
- La caché de segundo nivel se conecta mediante un bus síncrono de 64 bits a la memoria principal, en el que tanto una transferencia de 64 bits como el envío de la dirección de memoria requieren 1 ciclo de reloj.
- El sistema de memoria y el bus soportan accesos a bloques de 8 palabras de 64 bits. Se necesitan dos ciclos de reloj entre dos operaciones de bus (se supondrá el bus libre antes de cada acceso). Esto es, entre el envío de dos bloques de palabras, el bus esperará 2 ciclos. La memoria tarda lo equivalente a 20 ciclos del bus en acceder a las primeras 4 palabras del bloque; y luego cada grupo adicional de cuatro palabras del mismo bloque se lee en 13 ciclos de bus. Se considerará que la transferencia de los datos por el bus puede solaparse con la lectura de las cuatro palabras siguientes.

Calcular:

- a) [0.5p] La frecuencia del bus síncrono que comunica la caché de segundo nivel con la memoria principal. El ancho de banda y la latencia para la lectura, desde la caché de segundo nivel, de 128 palabras de memoria, en el caso de transferencias de bloques de 8 palabras.
- b) [0.3p] Supongamos que este bus soporta transacciones de bloques de 4 palabras y que la penalización por fallo de la caché de segundo nivel es de 54 nanosegundos cuando trabaja con líneas de 4 palabras. ¿Tendría sentido reemplazar este bus síncrono de memoria por un bus asíncrono donde cada paso del protocolo *handshaking* requiere de 30 nanosegundos en transferencias de bloques de 4 palabras? ¿Por qué? Justifica numéricamente tu respuesta. ¿En el caso general tiene sentido reemplazar un bus de memoria síncrono por uno asíncrono?
- c) [0.2p] Este computador tiene un total de 1024 GB de información muy valiosa almacenada en disco. Dispongo de hasta 1000 euros para montar un RAID y sabiendo que cada disco de 256 GB me cuesta 100 euros, ¿qué configuración RAID escogería?

Puedes ayudarte de la siguiente figura para el apartado de bus asíncrono:

